先討論將柵極與源極短路、接地（VGS=OV）時的狀況。如圖1.9所示的MOS晶體管。這...先討論將柵極與源極短路、接地（VGS=OV）時的狀況。如圖1.9所示的MOS晶體管。這種狀態下，雖然漏極上加電壓VDS，但是在漏極—源極間簡直沒有電流流過。為什么？如...
MOS器件的特性受電源電壓和環境溫度的影響，不過由于構成CMOS的p溝、n溝晶體管...MOS器件的特性受電源電壓和環境溫度的影響，不過由于構成CMOS的p溝、n溝晶體管受影響發作變化的狀況相同，其結果在特性方面有時簡直沒有變化。例如，輸入輸出電壓...
集成化的柵極驅動器件 ?? ?在理論上，集成化的柵極驅動器件的應用更為...集成化的柵極驅動器件 ?? ?在理論上，集成化的柵極驅動器件的應用更為普遍。用于VMOS驅動的集成化器件大致有圖5. 84所示的幾類，它們的基本特性如表5.9所...
4個MOS晶體管，所以如式(7.2)所示的那樣，在飽和區下作的MOS晶體管的柵極源極之...4個MOS晶體管，所以如式(7.2)所示的那樣，在飽和區下作的MOS晶體管的柵極源極之間的閾值電壓VT上必需加額外的電壓△ov。圖7.4所示的柵源電流源電路中，處于監視側...
在很多，隋況下，MOS晶體管的源極與基底是等電位的。其結果，使圖1.31中基底（...在很多，隋況下，MOS晶體管的源極與基底是等電位的。其結果，使圖1.31中基底（襯底或者阱）與溝道間的pn結處于零偏置。當源極—基底間加反向（或者正向）偏置電壓...
PMOS晶體管是在n型基底上構成p+型的源區和漏區。假如采用p型硅襯底，如圖1.19所...PMOS晶體管是在n型基底上構成p+型的源區和漏區。假如采用p型硅襯底，如圖1.19所示，在p型襯底上先作成n型基底，把這個n型區域稱為n阱( well)。
