提高電路的開(kāi)關(guān)速度有幾種簡(jiǎn)單技術(shù)措施？
信息來(lái)源：本站 日期：2017-08-24
柵極驅(qū)動(dòng)的優(yōu)化
以下幾種簡(jiǎn)單的技術(shù)措施能夠有效進(jìn)步電路的開(kāi)關(guān)速度，這就是柵極驅(qū)動(dòng)的優(yōu)化（圖5. 80）。通常狀況下，為了進(jìn)步電源的應(yīng)用率，功率開(kāi)關(guān)總是開(kāi)通的時(shí)間遠(yuǎn)比關(guān)閉的時(shí)間要長(zhǎng)，縮短關(guān)斷時(shí)間就顯得尤為迫切，所以柵極驅(qū)動(dòng)的簡(jiǎn)單優(yōu)化也大都是針對(duì)進(jìn)步關(guān)斷速度停止的。
對(duì)于高頻信號(hào)而言，柵極和源極到驅(qū)動(dòng)控制電路的引線以及RG的寄生電感對(duì)開(kāi)關(guān)速度都是有影響的，圖5.80 (a)所示電路使一個(gè)小容量的電容與上述寄生電感并聯(lián)，相當(dāng)于對(duì)驅(qū)動(dòng)信號(hào)停止了相位校正，因而有利于外關(guān)速度的進(jìn)步。
柵極電阻主要用來(lái)抑制寄生振蕩，但是會(huì)影響開(kāi)關(guān)速度．圖5. 80(b)中的D1在關(guān)斷時(shí)可以消弭RG帶來(lái)的大局部影響，因而可以相對(duì)（開(kāi)通）進(jìn)步關(guān)斷速度。1N4148適用于柵極峰值電流150mA以下的應(yīng)用，300mA左右時(shí)能夠換用BAS40之類(lèi)的肖特基二極管。
圖5. 80(c)所示電路是目前最為常用的驅(qū)動(dòng)優(yōu)化電路，特別是關(guān)于只要正向驅(qū)動(dòng)信號(hào)電平而沒(méi)有負(fù)向的柵極驅(qū)動(dòng)信號(hào)的狀況，這種電路特別有用。PNP晶體管的基極電平低于發(fā)射極時(shí)導(dǎo)通，反之關(guān)斷。因而在VMOS關(guān)斷時(shí)，Q2會(huì)速導(dǎo)通而加速VMOS的關(guān)斷，D2則為柵極的正向驅(qū)動(dòng)信號(hào)提供通道，也可以維護(hù)Q2的基極—發(fā)射極不被本人的結(jié)電容充放電而擊穿。這種電路采用了有源器件Q2，可以提供比擬大的放電電流通道，還可以短路Q(chēng)1柵極與源極之間的寄生電感，阻止Q1柵極的泄放能量反應(yīng)到驅(qū)動(dòng)電路。假如將D2視為一個(gè)只要開(kāi)關(guān)功用的NPN晶體管，D2與Q2實(shí)踐上構(gòu)成了一個(gè)“圖騰柱”電路，其優(yōu)勢(shì)就不用贅言了吧。這種電路的缺乏之處是，Q1的柵極與源極間的電壓并不能被拉低到OV，影響開(kāi)關(guān)速度的進(jìn)一步進(jìn)步。
圖5. 80(d)所示電路是采用NPN晶體管的關(guān)斷加速電路，Q2與圖5. 80 （c）的Q2的功用相同。由于是NPN管，所以用Q3構(gòu)成一個(gè)與Q1柵極驅(qū)動(dòng)信號(hào)反相的自偏置電路，使Q2在Q1關(guān)斷時(shí)開(kāi)通。在Q1開(kāi)通的驅(qū)動(dòng)信號(hào)降臨 時(shí)，驅(qū)動(dòng)電流同時(shí)對(duì)C5充電，此時(shí)的C5相當(dāng)于短道路，將R2短路，驅(qū)動(dòng)信號(hào)也 同時(shí)送到Q3的基極，使Q3導(dǎo)通，將Q2關(guān)閉。當(dāng)C5充電完成時(shí)，剛好是Q1開(kāi)始關(guān)斷的開(kāi)端，Q3關(guān)閉，Q2從R1取得偏置而導(dǎo)通，將Q1的柵極與源極近乎短路，加速其關(guān)斷的過(guò)程。R2為C5放電提供通道，C5放電等候下一個(gè)開(kāi)關(guān)周期的到來(lái)。Q2在Q1開(kāi)通期間會(huì)耗費(fèi)驅(qū)動(dòng)電流，在Q1關(guān)斷時(shí)由于C5的放電又會(huì)拖長(zhǎng)Ql的關(guān)斷延遲時(shí)間。不過(guò)這種電路的優(yōu)勢(shì)是，在系統(tǒng)上電期間，可以堅(jiān)持Q1的關(guān)斷，這是由于C5的充電時(shí)間是固定的，在系統(tǒng)上電期間，由于電源電壓偏低，驅(qū)動(dòng)電壓也偏低，C5的充電時(shí)間延長(zhǎng)，Q3的導(dǎo)通也會(huì)延遲以至?xí)粚?dǎo)通，此時(shí)的驅(qū)動(dòng)信號(hào)會(huì)由于Q2的導(dǎo)通而失效。
當(dāng)驅(qū)動(dòng)控制電路可以輸出互相反相的兩路驅(qū)動(dòng)信號(hào)時(shí)，圖5. 80(e)所示電路是更為理想的一種加速電路，Q1是主開(kāi)關(guān)，Q2足加速關(guān)斷的VMOS，顯然Q2只需求比擬低的電壓規(guī)格即可，它的飽和導(dǎo)通電阻惹起的壓降就簡(jiǎn)直能夠疏忽，因而這個(gè)電路可以將Q1的柵極拉低至0V。不過(guò)，Q2的輸出電容和Q1的輸入電容是并聯(lián)的，這顯然會(huì)增大Q1的等效輸入電容，拖慢開(kāi)關(guān)速度。
RG對(duì)驅(qū)動(dòng)性能的影響，我們?cè)?jīng)屢次描繪過(guò)，除此之外，柵極驅(qū)動(dòng)信號(hào)對(duì)開(kāi)關(guān)速度也有一定的影響（表5.8）。
從上表中的內(nèi)容能夠佐證以下值得我們關(guān)注的結(jié)論：
(1)本書(shū)的第3章曾經(jīng)指出VGSS遠(yuǎn)不止于手冊(cè)給出的±20V，停止實(shí)踐測(cè)定并留有適宜的裕量，選擇比擬高的VGS是利大于弊的。 (2)VGS增加可以增加VMOS的飽和深度，但是大于15V以后，對(duì)飽和壓降的影響也是微乎其微的。
(3)反向偏置電壓的絕對(duì)值也是越高越有利，普通引薦的數(shù)值是—5~—15V，實(shí)踐上，假如肯定是平安的，—20V或許更為適宜。 (4)外表上看，RG似乎是取比擬小的值有利，但實(shí)踐上減小FWD（續(xù)流二極管）關(guān)斷時(shí)的電壓變化速率dv/dt的問(wèn)題更為重要，在源極有限流電阻時(shí)，還能增加源極限流電阻的反應(yīng)作用，進(jìn)步VMOS的穩(wěn)定性。因而當(dāng)開(kāi)關(guān)功耗不是主要矛盾時(shí)，應(yīng)該選擇比擬大的RG。因而高壓應(yīng)用場(chǎng)所就應(yīng)該選擇比擬大的RG值。
