MOS知識分享|CMOS邏輯門電路干貨解析-KIA MOS管
信息來源：本站 日期：2020-12-10
CMOS邏輯門電路是在TTL電路問世之后, 所開發出的第二種廣泛應用的數字集成器件，從發展趨勢來看，由于制造工藝的改進，CMOS電路的性能有可能超越TTL而成為占主導地位的邏輯器件。
CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優于TTL。此外，幾乎所有的超大規模存儲器件，以及PLD器件都采用CMOS藝制造，且費用較低。
早期生產的CMOS門電路為4000系列，隨后發展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然后介紹其他CMOS邏輯門電路。
MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。
下圖表示CMOS反相器電路,由兩只增強型MOSFET組成,其中一個為N溝道結構，另一個為P溝道結構。為了電路能正常工作，要求電源電壓VDD大于兩個管子的開啟電壓的絕對值之和，即VDD>(VTN+|VTP|)。
1.工作原理
首先考慮兩種極限情況:當V1處于邏輯0時，相應的電壓近似為0V;而當V1處于邏輯1時，相應的電壓近似為VDD。假設在兩種情況下N溝道管TN為工作管P溝道管Tp為負載管。但是，由于電路是互補對稱的，這種假設可以是任意的，相反的情況亦將導致相同的結果。
下圖分析了 當V1=VDD時的工作情況。在TN的輸出特性iD-VDS(VGSN=VDD)(注意VDSN=V0)上，疊加一條負載線，它是負載管Tp在VSGp=0V時的輸出特性iD-VsD。
由于VsGp
下圖分析了另一種極限情況，此時對應于V1=0V。此時工作管TN在VGsN=0的情況下運用，其輸出特性iD-VDs幾乎與橫軸重合，負載曲線是負載管Tp在VsGP=VDD時的輸出特性iD-VDs。
由圖可知，工作點決定了VO=VOH≈VDD;通過兩器件的電流接近零值?？梢娚鲜鰞煞N極限情況下的功耗都很低。
2.傳輸特性
下圖為CMOS反相器的傳輸特性圖。圖中VDD=10V, VTN=|VTP|=VT=2V。由于VDD> (VTN+|VTP|) ，因此，當VDD-|VTp|>vl>VTN時,TN和Tp兩管同時導通?？紤]到電路是互補對稱的，一器件可將另一器件視為它的漏極負載。
還應注意到，器件在放大區(飽和區)呈現恒流特性，兩器件之一可當作高阻值的負載。因此，在過渡區域，傳輸特性變化比較急劇。兩管在V1=VDD/2處轉換狀態。
3.工作速度
CMOS反相器在電容負載情況下，它的開通時間與關閉時間是相等的，這是因為電路具有互補對稱的性質。下圖表示當V1=0V時，TN截止，Tp導通，由VDD通過Tp向負載電容CL充電的情況。由于CMOS反相器中，兩管的gm值均設計得較大，其導通電阻較小，充電回路的時間常數較小。類似地，亦可分析電容CL的放電過程。CMOS反相器的平均傳輸延遲時間約為10ns。
1.與非門電路
下圖是2輸入端CMOS與非門電路，其中包括兩個串聯的N溝道增強型MOS管和兩個并聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。
當輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平;僅當A、B全為高電平時，才會使兩個串聯的NMOS管都導通，使兩個并聯的PMOS管都截止，輸出為低電平。
n個輸入端的與非門必須有n個NMOS管串聯和n個PMOS管并聯。
2.或非門電路
下圖是2輸入端CMOS或非門電路。其中包括兩個并聯的N溝道增強型MOS管和兩個串聯的P溝道增強型MOS管。
當輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導通，與它相連的PMOS管截止，輸出為低電平;僅當A、B全為低電平時，兩個并聯NMOS管都截止，兩個串聯的PMOS管都導通，輸出為高電平。
因此，這種電路具有或非的邏輯功能，其邏輯表達式為L=A+B顯然,n個輸入端的或非門必須有n個NMOS管并聯和n個PMOS管并聯。
比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯的，其輸出電壓隨管子個數的增加而增加;或非門則相反，工作管彼此并聯，對輸出電壓不致有明顯的影響。因而或非門用得較多。
聯系方式：鄒先生
聯系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號
請“關注”官方微信公眾號:提供 ?MOS管 ?技術幫助
